/* SPDX-License-Identifier: (GPL-2.0-only OR BSD-3-Clause) */
/*
 * Copyright (c) 2023 MediaTek Inc.
 */

#ifndef __PANEL_H__
#define __PANEL_H__

//LINK_TTL
#define PANEL_LINK_TTL_CFG0_7     0x0000
#define PANEL_LINK_TTL_CFG8_15    0x0000
#define PANEL_LINK_TTL_CFG16_21   0x0000
//LINK_LVDS
#define PANEL_LINK_LVDS_CFG0_7     0x5555
#define PANEL_LINK_LVDS_CFG8_15    0x0555
#define PANEL_LINK_LVDS_CFG16_21   0x0000
//LINK_EXT_8LANE
#define PANEL_LINK_EXT_8LANE_CFG0_7     0x5555
#define PANEL_LINK_EXT_8LANE_CFG8_15    0x0000
#define PANEL_LINK_EXT_8LANE_CFG16_21   0x0000
//LINK_EXT_16LANE
#define PANEL_LINK_EXT_16LANE_CFG0_7    0x5500
#define PANEL_LINK_EXT_16LANE_CFG8_15   0x0055
#define PANEL_LINK_EXT_16LANE_CFG16_21  0x0000
//LINK_EXT_4LANE
#define PANEL_LINK_EXT_4LANE_CFG0_7     0x5500
#define PANEL_LINK_EXT_4LANE_CFG8_15    0x0000
#define PANEL_LINK_EXT_4LANE_CFG16_21   0x0000
//LINK_EXT_2LANE
#define PANEL_LINK_EXT_2LANE_CFG0_7     0x0500
#define PANEL_LINK_EXT_2LANE_CFG8_15    0x0000
#define PANEL_LINK_EXT_2LANE_CFG16_21   0x0000
//LINK_EXT_1LANE
#define PANEL_LINK_EXT_1LANE_CFG0_7     0x0500
#define PANEL_LINK_EXT_1LANE_CFG8_15    0x0000
#define PANEL_LINK_EXT_1LANE_CFG16_21   0x0000

#endif //__PANEL_H__
